M2 TP2

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Gambar Rangkaian Simulasi

3. Video Simulasi

4. Prinsip Kerja

5. Link Download

1. Kondisi [Kembali]

*Modul 2 Percobaan 2 Kondisi 19*

    Buatlah rangkaian T flip flop seperti pada gambar pada percobaan 2 dengan ketentuan input B0=1, B1 & B2 = Clock

2. Gambar Rangkaian Simulasi [Kembali]

3. Video Simulasi [Kembali]

4. Prinsip Kerja [Kembali]

Pada rangkaian JK flip-flop, Dapat terlihat untuk kaki High SPDT terhubung ke Vcc dan kaki Low SPDT terhubung ke Ground. Input JK flip-flop terdiri dari J,K, dan CLK. dimana apabila J dan K berlogika 1&1 maka akan terjadi toggle. Toggle merupakan output pada JK flipflop (Q) selalu berubah ubah. pada CLK akan active low apabila terhubung ke ground untuk merubah output dari 1 ke 0 dan sebaliknya. Pada percobaan ini dapat terlihat kaki set & clock terhubung pada input yang sama berlogika fall dan rise (0 & 1) dan untuk B0 sendiri bernilai 1. Hal ini mengakibatkan setiap kali input B0 di ganti ganti mengakibatkan LED 3 berkedip-kedip lalu ketika di trigger sekali lagi akan mati, sementara unutk input LED 1 dan 2 akan aktif dan ketika di trigger sekali lagi akan tidak aktif.

5. Link Download [Kembali]

• Download HTML [klik disini]
• Download Rangkaian Simulasi [klik disini]
• Download Video Simulasi [klik disini]
• Download Datasheet 74LS112A [klik disini]